１．外観
２度目の自作だしGT管で格好良くしたかったので、ケースも少しフンパツしました。プリアンプを持っていないので、このアンプも入力セレクタと音量調整用のVRをつけました。
ケース加工も素人なので上面のパネルに少し傷がつきましたが、何とか格好良く出来たかなぁ（？）。 写真がへたくそですが、本人は「とってもカッコイイ！！」と大満足しています。（笑）
CSPPを作ってみたいと思ったのは、あの憧れのマッキントッシュの回路がCSPPであった事と、上條さんの CSPP回路の基礎解説の記事を読み、その動作が魅力的に思えて挑戦することにしました。
２．内部
内部の様子。「素人の割には、上手く出来た。」と自己満足。
少し見辛いですが、ホームセンターで見つけたアルミパイプを使いVRとセレクタのシャフトを延長して、シールド線を使用しない配線に挑戦しています。
「プリント基板の方が綺麗に仕上がる。」と思い、感光基板を使ってプリント基板を作成。 感光基板も初めてなのでネット情報を頼りにMSワードでパターンを作成し、インクジェット・プリンタでHPシートに印刷したのですが、思いの外上手くいきました。 勿論、不安だったので基板上にパーツを並べた実態配線図まで描いて何度も確認したのは言うまでも有りません。
真空管のソケットは、上面パネルを綺麗に仕上げたかったのでサブパネルを作成し取り付けています。
３．製作時に描いた実態配線図
製作当時に描いた実態配線図です。MSワードを使いせっせと書き上げました。
パターンは代わっていませんが、定数は最終版と一部変わっています。
600Vにも及ぶ電圧ですし、まだ２作目ですからこのような物を作って回路図と比較し何度も確認しないと、製作を開始する勇気がありません。
真空管の配置とか配線の引き回しは、何も知識が無かった（今も有りません（笑））ので参考にはならないと思います。
４．回路
この回路は、製作後の失敗を修正した最終版です。
回路の基本は、上條さんの EL34超三極管接続Ver.1プッシュプルパワーアンプの製作を私なりにCSPPに変更しました。
失敗その１ 350Bのグリッドに1kΩ（R3, R4）が、入っていますが最初は入っていなくて発振しました。 出力段のIpを調整していて、25mAを越えた辺りで急にVC+の電圧が下がってしまうという減少に見えたので素人の私には発振だと解らず右往左往で、 鱸＠日野さんのHPで「パラにした場合にこれが無いと発振する。」との記述を発見するまで解りませんでした。 もっと実装技術があれば取除く事が可能なのかも知れませんが、私には望むべくも無く、現在もそのままです。
失敗その２ PSDCの調整の為に、初段の定電流回路に入っている嵩上げ用のダイオード（D1）を交換する際に極性を逆につけて、350Bが眩い火花を散らすという大事故を起してしまいました。
OPTの改造 今なら、 染谷電子のASTR-12を選択するでしょうが、この時は未だバイファイラ巻のOPTは市販されておらず、 鱸＠日野さんのHPを参考にSofton RX-40-5の改造をしました。（上條さん・日野さんのHP無しには完成しないアンプでした。本当にありがとうございました。）
ヒーター・バイアス 嵩上げ電圧が250Vもあり、CSPPはカソードが大きく振られるため、ヒーターはVC（250V）に接続する必要が有ります。
シミュレーションの結果は後ほど述べますが利得は、28.68倍 29.15db (none NF) 13.12倍 22.36db (with NF)、オーバーオールのNFは6.80db、ダンピングファクターは7.24(none NF) 17.64(with NF)という計算になりましたが、実測、利得＝25倍(none NF) 12.5倍(with NF)でD.F＝約14という記録が残っているので一致していると思ってよいと思います。
DCバランスサーボ（DCservo）
回路図中のDCservo(0.005mV)となっているところは、このようなDCバランスサーボの回路です。シミュレーションを行う場合に、この回路まで付けてしまうとLTspice（他のシュミレータは使った事が無いので解りません）が定常状態を見つけるのに時間がかかり効率が悪いので、Voltageのモデルで代用です。
超三極管接続はインピーダンスが極端に低くなるため、DCバランスサーボが不可欠だそうです。
このDCバランスサーボ回路は、上條さんの EL34超三極管接続Ver.1プッシュプルパワーアンプの製作を参考にさせて頂きました。
参考までに VR1-a・VR1-b及びVR3-a・VR3-bはそれぞれ1個のVR（100Ω）です。 このように抵抗値を入力すると、.paramパラメータによりS及びTの値を設定すると2個の抵抗を1個のVRのように扱えます。 （.paramパラメータはEditメニューのSPICE directiveを使って直接入力します。）
PSDCのシミュレーション
PSDCはPower supply drift cancellation circuitの略で、理論的な解説は PSDCの基礎解説で上条さんが詳しく説明されています。（私にはチョット難解でした（笑）） 上の回路図上でいうと、R10・Q4・VR2・Q3・R9・D1で構成されている部分ですが、 難解であってもVBの電圧変動をQ4で検出してVBの増減に応じて初段の電流を増減させ、 出力管の電流を逆の方向に制御する事だけは解ります。 そこで、PSDCの有り・無しのプレート電流の変化を確認してみました。
上のグラフは、左＝PSDC有りでVBを100～500V間変化させた場合・ 右＝PSDC無し（Q3のベース電位を固定）ででVBを330～370V間変化させた場合です。 VB＝350Vを中心に見てみると、PSDC有りの場合±50Vでも殆ど変化は有りませんがPSDC無しの場合±20Vの変化で0～150mAまで変化しています。
PSDCは左のグラフで湾曲している部分の一番低い位置が、VBと一致するようにR10・R9・VR2・D1を調整するそうです。 D1はシリコンダイオード・LED・ツェナーから選ぶ事になると思うので、多少の誤差は仕方ないと思います。
またVR2により、出力段のIpを調整しますがVR2の値によるIpの変化は大きいのでVR2は50kΩのVRより20kΩの固定抵抗＋10kΩのVRというような組合せの方がIpの調整がしやすいです。 因みに、このシミュレーションではVR2を500Ω変更するとIpは約25mA変化します。 実機のIpは当初35mA位でと思ったのですが、温度変化で10mA位動くので最終的には約50mAに調整しました。 このシミュレーションも50mAに設定しています。
歪率のシミュレーション
出力１WのFFT解析です。左がNFなしで右がNFありです。 何故だかNF無しの方が2次歪が小さくなっています。 一応計算してみると0.033%(none NF)・0.017%(with NF)という計算になるのですが、 実機ではこのような低歪になるとは思えませ～ん。 （音がお気に入りで計測器も持って無かったので実測はしていませんが。）
周波数特性のシミュレーション
出力１Wの周波数特性です。実機では、20kHzまではフラットなのは確認しました。
RX-40-5（改）のSpiceモデルを私が作ったので、周波数特性のシミュレーションは参考程度にしかならないと思います。
クリップのシミュレーション
クリップの様子をシミュレートしてみました。 緑＝OUTの電圧、赤＝出力段（U1）のIp、青＝出力段（U2）のIp。 CSPPの場合プレートがクリップするとIpはこのようになるようです。
ノンクリップでの最大出力を計算すると、約29W。
CSPPの出力管動作のシミュレーション
出力管の動作の様子を観てみました。 緑＝プレートの電位、赤＝カソードの電位、青＝プレート電流(Ip)。 CSPPの場合、カソード電位がプレートと逆位相で同じだけ振れているのが良く解ります。
コンデンサ結合の効用
通常マッキントシュ・タイプのOPTはバイファイラ巻という磁気結合の高い特殊なトランス（ 染谷電子のASTR-12・ASTR-20・ASTR-20Sなど）を使用するのですが、 このアンプはDEPP用のトランスを改造して使用しているためコンデンサ（C1・C2）によって上下管のプレートとカソードを結合しています。
この方式について上條さんのHPで、
そのコンデンサとB電源の間には出力トランスの巻線抵抗と漏洩インダクタンスが入るため、出力管に加わる電源リップルが減少するというおまけが付いてます。
という記述を見つけたので、シミュレーションを行ってみました。
左は23W出力時の赤＝VB・青＝C1・緑＝C2の電流です。大出力時でも電流は結合コンデンサ（C1・C2）から供給され、電源の変動が大変小さくなっている事が理解できます。
このことは全段差動アンプと同様に、特に低域のクロストークの特性を大きく改善する効果があると思われます。